【財訊快報／記者李純君報導】股價超過萬元的測試介面廠穎崴(6515)積極爭取CPO商機，而2026年雖是被視為CPO技術商轉元年，但不論是封裝還是測試，均有技術門檻得跨過，封裝部分，台積電(2330)揭露COUPE今年將自on PCB推進到on substrate(載板)，但目標是on interposer(中介層)，而測試端，穎崴證實，得達到光電同測。

人工智慧進入全新的發展階段，科技大廠指出，2027年全球AI基礎設施需求將達至少1兆美元，AI運算在過去兩年需求提升1萬倍，AI運算以翻倍方式增長爆發，矽光子及共同封裝光學可望成為延續這波需求算力提升的重要關鍵技術，雖然「銅退光進」已成產業重要趨勢，但業界均認為，短期內不可行，還會是處於「銅光並進」的架構。

共同封裝光學（Co-Packaged Optics）是將電子和光子積體電路共同封裝在同個中介層的技術，後者將光引擎直接搬到晶片旁，大幅縮短距離、功耗；同時晶圓大廠和IC設計大廠於近期紛紛展示CPO技術的原型，2026年被視為CPO技術商轉元年，更是技術邁向放量的關鍵年。光就封裝部分，CPO定義，是將Optical Engine(光學引擎)直接整合於Interposer，並與ASIC、HBM共同封裝，再透過載板整合。日前台積電釋出COUPE(緊湊型通用光子引擎)技術，也有技術進程，今年下半年能自on PCB推進到on substrate，但目標是on substrate。

而測試端，測試介面廠穎崴技術主管孫家彬在「CPO的進化論—矽光子的先進測試方法論（The Evolution of Co-Packaged Optics : Advanced Testing Methodologies for Silicon Photonics）」的演說中提到，進一步說明CPO為先進測試、高階封裝與半導體測試介面所帶來全新的機會與挑戰。

孫家彬表示，隨著矽光子指標大廠在CPO傳輸訂出更高規的頻寬（400G）及高速（224 Gbps/ 448Gbps）的規格，穎崴的CPO解決方案持續升級，從Wafer/Chip Level、Package Level到Module Level等三個測試級別推出相對應的解決方案。其中，WLCSP晶圓級探針卡（WLCSP Probe Card）部分，Wafer Level可用在「上電下光」的測試，Chip Level則可用在「上光下電」的解決方案；同時，穎崴獨創微間距對位雙邊探測系統解決方案（Double Sided Probing System Total Solution）則針對Package Level(封裝層級)提供的CPO測試；穎崴的跨世代超導測試座HyperSocket主攻Module Level(模組層級)的測試需求。穎崴在此大趨勢已做好準備，目標是能取得更全面性的光電同測市場商機。