【財訊快報／記者李純君報導】聯發科(2454)今日法說會揭露，目前正與數家客戶推進多項ASIC計畫與專案，並整合D2D、先進封裝與NVLink Fusion連接，以及矽光子及共同封裝光學（CPO）等下世代技術，而400G、448G SerDes IP開發進度順利，預計明年下半年準備就緒。也提到，有備足所需的供應鏈產能，也會以價格調整反應成本上揚的壓力。

聯發科提到，基於自家的智慧財產（IP）組合，提供業界完成驗證的記憶體、I/O與連接技術等子系統解決方案，大幅降低設計複雜度，並縮短上市時程，協助資料中心客戶更快速地從AI ASIC晶片，擴展到全方位系統與平台的部署。

此外，聯發科在448G SerDes的開發上進展順利，透過共封裝銅互連（Co-Package Copper, CPC）系統解決方案，提供效能與功耗表現。接續448G SerDes，也持續在台積電的COUPE平台上開發CPO解決方案，以實現次世代的系統連接能力。同時，提供端到端的3.5D平台，結合3.5D IP、封裝技術與設計流程，滿足大型資料中心在3.5D的設計需求。

此外，在日益複雜的全球供應鏈環境中，聯發科也是資料中心客戶的的重要合作夥伴。透過與台積電深度的設計技術協同優化（Design-Technology Co-Optimization, DTCO），以及與主要先進封裝合作夥伴緊密合作，加上在2奈米等先進製程設計上的經驗，以及強大的工程與架構設計能力，協助客戶運用CoWoS與EMIB-T技術，開發各種超大晶片尺寸的高效能ASIC。

除了半導體，聯發科也提到，會透過整合供應鏈關鍵零組件如記憶體、載板等，協助其專案順利執行。針對供應鏈的議題，聯發科更重申，目前自家預備的晶圓代工、載板、記憶體等供應鏈所需產能，均可支應聯發科今年與明年的營收成長。而就供應鏈報價齊漲，聯發科回應，會透過價格調整，合理向客戶反映成本壓力，將毛利率維持在現有區間。