【財訊快報／記者李純君報導】應對半導體先進製程中愈加深且狹窄的3D結構，設備大廠應用材料宣布，祭出沉積與選擇性蝕刻新系統，且新系統更已獲業界領先的邏輯與記憶體晶片製造商採用，應用於先進製程節點的量產製造。

隨著AI運算需求急速攀升，半導體產業正加速邁向先進3D元件架構，包括環繞式閘極（Gate-All-Around, GAA）電晶體與高層數的3D NAND。隨著這些在垂直結構中的元件特徵尺寸變得更深、更窄，傳統沉積與蝕刻製程愈加難以將材料由上至下均勻分佈，進而產生變異，影響電性表現並降低良率。

為克服這項挑戰，應材推出Centris Spectral氮化矽原子層沉積系統，以及Producer Selectra鉬蝕刻系統。兩者結合，可讓晶片製造商在高深寬比結構中同時精準控制介電薄膜沉積與金屬去除製程，達成在先進製程節點中更均勻的材料工程，進而支援3D結構持續微縮，並提升元件效能、強化製程控制，同時提升邏輯與記憶體應用的量產製造能力。

應材半導體產品事業群總裁帕布‧若傑（Prabu Raja）博士表示：「隨著產業不斷突破AI運算極限，市場的關鍵機會正逐步轉向材料工程領域。從電晶體結構到記憶體堆疊，晶片製造商需要全新的方法，在極其複雜的3D架構中精準沉積與選擇性去除材料。應材最新的沉積與選擇性蝕刻系統，可協助客戶克服關鍵微縮瓶頸，加速推動邏輯與記憶體技術的下一波創新浪潮。」

氮化矽（SiN）是晶片製程中多項步驟的關鍵基礎材料，包括形成表面保護層、介電隔離以及形成圖案化間隔層等等。為了保護鄰近結構，這些薄膜必須在低溫環境下沉積，同時還需具備優異的化學穩定性，以承受後續嚴苛的製程處理。

傳統電漿輔助沉積技術無法均勻處理先進3D晶片架構中的高深寬比結構，導致氮化矽薄膜品質不佳。Centris Spectral氮化矽原子層沉積系統透過創新的高密度微波電漿技術解決此一問題，在高而狹窄的結構中沉積高品質氮化矽，消除傳統方法中電漿密度與離子損傷之間的相互取捨限制。讓該系統即便面對複雜的3D結構，亦能在低溫條件下實現緻密、均勻的氮化矽沉積薄膜。

該系統具備多項應用，可協助DRAM與邏輯元件持續微縮。Centris Spectral氮化矽原子層沉積系統是基於應材Spectral原子層沉積(ALD)平台的最新系統，採用四反應腔設計，Spectral氮化矽原子層沉積系統目前已獲得領先的晶片製造商採用。

此外，隨著3D NAND朝更高層數持續微縮，新的金屬整合製程正將傳統圖案化技術推向極限。低電阻金屬如鉬（Molybdenum, Mo）正被導入用於字線金屬化製程，而這需要在各個字線之間實現精準隔離，以避免電性短路並降低不必要的電容。傳統上，字線分離主要透過濕式蝕刻技術完成。然而在現今高層數3D堆疊結構中，液態化學藥劑難以深入高深寬比結構的底部區域，導致蝕刻輪廓上寬下窄，進而限制元件效能、良率與微縮能力。

Producer Selectra鉬蝕刻系統帶來全新的高選擇性金屬去除能力，可在整個堆疊結構中實現精準且均勻的字線分離。透過精密製程控制與先進氣體輸送技術，該系統克服濕式蝕刻的限制，在深層結構中實現優異的上下均勻性，以及精準的蝕刻輪廓控制。

透過降低3D NAND堆疊中各記憶單元間的變異性，該系統有助於降低漏電並提升資料保存能力。Selectra鉬蝕刻系統已通過量產驗證，推動製程從傳統濕式蝕刻技術轉型，以支援新世代3D NAND的持續微縮。